Module Spec.Arg

module D = Lockset
module G : sig ... end
val remove_all : 'a -> D.ReverseAddrSet.t